高算力时代高性能封装承载IC产业创新

当前，半导体产业链正致力于解决算力需求及背后的成本压力。在芯片成品制造环节，小芯片（Chiplet）技术成为新兴高算力需求场景中的重要选择——例如在AI、云计算领域，采用Chiplet相关技术能够搭建算力密度更高且成本更优的密集计算集群，显著提升高性能计算（HPC）应用的性价比。

作为全球领先的集成电路制造和技术服务提供商，长电科技在Chiplet研发与制造领域积累了丰富的经验。长电科技认为，面对目前以晶体管微缩技术提升芯片性能的摩尔定律遇到瓶颈，以及AI时代下市场对高算力、高性能芯片的需求增长，2.5D/3D Chiplet封装、高密度SiP等高性能封装技术将成为推动芯片性能提升的重要引擎。

利用高性能封装技术，可将不同制程、不同厂商、不同功能的硬件（如CPU、GPU、FPGA、AI加速器等）通过高密度的互连集成在一起高效工作，从而进一步释放算力，支撑AI、高性能计算领域的快速发展。

面向高性能计算，长电科技推出的Chiplet高性能封装技术平台XDFOI™，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3D Chiplet集成技术，其应用场景主要集中在对集成度和算力有较高要求的FPGA、CPU、GPU、AI和5G网络芯片等，为客户提供外型更轻薄、数据传输速率更快、功率损耗更小的芯片成品制造解决方案。

同时，异构异质SiP集成中的Chiplet封装可以突破传统SoC制造面临的诸多挑战（掩膜规模极限和功能极限等），从而大幅提高芯片的良率，有利于降低设计的复杂度和设计成本以及芯片制造的成本。Chiplet还在继承SoC的IP可复用特点的同时，进一步开启了半导体IP的新型复用模式，进而缩短芯片的上市时间。