随着AI基础设施持续扩张，芯片系统对数据传输速度、能耗和带宽的要求越来越高。光子学正在从数据中心之间、机架之间，进一步走向封装内部乃至芯片内部。
相比“能不能做”，行业现在更关心的是：如何以可控成本、可预测良率和可量产工艺，把光子器件真正集成进先进半导体系统。
过去多年，光互连已经能够承担远距离的大规模数据传输。但最困难的一步始终是“最后一段距离”：让光学器件足够靠近计算引擎，减少高速电信号在电路板上的传输距离，并更早完成电光转换。
日月光（ASE）首席执行官吴田玉在ECTC主题演讲中表示：“将光器件靠近芯片，甚至集成到芯片内部，是一个巨大的物理挑战，我认为我们并没有真正意识到这有多难。我曾经和我的团队讨论过，在我的职业生涯中是否能看到这一目标实现。但今年我们已经开始批量出货硅光子器件。未来20年，我们需要进一步完善方法论、架构设计和自动化流程，使其更加高效。至少我们已经迈出了第一步。”
数据传输成为系统级瓶颈推动片上光子学加速落地的直接力量，来自AI基础设施的变化。
如今，最有效的计算单元已经不再局限于单颗GPU或单台服务器，而是扩展到整个机架、集群甚至数据中心。随着模型规模、推理需求、内存流量和协同加速器数量持续增加，系统内部需要传输的数据量急剧上升。在这种情况下，数据“移动”的能耗开始变得和数据“计算”的能耗同样重要。
光子集成不是简单“搬位置”
从架构上看，把光引擎从板边移到ASIC附近似乎很直接：路径更短、损耗更低、效率更高。
但进入封装之后，光引擎不再是独立模块，而是要与逻辑芯片、电子集成电路、光子集成电路、光纤阵列、外部激光源、散热系统和机械结构协同工作。
问题在于，这些组件的需求并不总是一致。光引擎需要靠近ASIC以降低电损耗，但ASIC本身又是主要热源；高密度光纤阵列可以提升带宽，却会带来更复杂的对准、处理和测试问题；更先进的封装架构可能提升系统性能，同时也会压缩工艺窗口，带来新的良率挑战。
安靠（Amkor）封装开发高级总监苏雷什·贾亚拉曼（Suresh Jayaraman）表示：“并非集成光子技术突然变得可以制造了，而是性能要求推动了这一转变，整个行业都在争先恐后地实现这一目标。”
前端和后端边界被打破
光子集成电路首先仍然是前端制造问题。波导、调制器、谐振器、光栅和耦合器等结构，需要通过足够精密的图案化工艺来控制损耗，并保证晶圆级性能一致性。
不过，前端制造出性能优异的光子器件，只是第一步。光子芯片还必须连接到电子芯片、光纤或波导、透镜、电源传输和热管理结构。这些连接需要在工艺步骤、热循环和器件生命周期中长期保持对准，同时还要满足量产所需的成本和效率。
贾亚拉曼说：“因为我们需要将光学元件连接到光子集成电路（PIC）上，所以它的行为与普通芯片不同，这完全是我们以前从未接触过的。我们不仅需要开发相应的工艺，还需要掌握相关的专业技术。”
这意味着，光子学正在把前端制造公差和后端封装约束拉到同一个问题中。封装不再只是电气连接和机械可靠性问题，还必须同时处理热、机械、光学和测试之间的复杂耦合。
热量会直接改变光路
当光引擎进入封装，热管理的重要性进一步上升。对传统ASIC来说，一定范围内的温度变化可能仍在电气规格允许范围内；但对光路而言，温度会影响折射率、波长特性、耦合效率和插入损耗。也就是说，热量不仅影响可靠性，还会直接影响信号路径。
泛林集团（Lam Research）先进封装技术总监普拉哈拉德·帕尔坦加尔（Prahalad Parthangal）在IMAPS会议上表示：“温度变化是导致光引擎从PCB边缘迁移到封装内部耗时较长的原因之一。这看起来很简单，只需将光引擎从边缘移到XPU或ASIC即可。但XPU或ASIC会产生大量热量，这会在光路中引发问题，导致折射率系统发生变化，进而造成插入损耗。散热管理涉及多个层和多个位置。”
因此，热分析不能再放到设计末期作为验证环节，而必须从架构阶段就介入。封装布局、光引擎位置、电气路径、机械结构和散热方案都会相互影响。一旦后期才发现热问题，往往需要跨多个领域重新调整设计。
新思科技（Synopsys）产品管理高级总监阿姆伦杜·谢卡尔·乔贝（Amlendu Shekhar Choubey）表示：“光子学对热非常敏感，因此热分析变得更加重要。进行全栈热分析至关重要。你需要一个集成流程，使光学仿真和电学仿真能够共存；还需要一个设计平台，将电子设计、先进封装和光子集成电路设计集成起来，从而能够从架构设计到最终验收，协同设计所有这些组件。”
材料和洁净度成为关键变量
光学元件加入后，污染控制也变得更加严苛。在传统电子封装中，一些微小颗粒或残留物可能只是工艺干扰；但在光子系统中，它们可能进入光学腔体、影响透镜阵列或改变耦合效率，最终演变为功能缺陷。
贾亚拉曼说：“光线很容易因污染而衰减。对于普通的电子集成电路来说，这种清洁度还可以接受，但现在我们发现，即使是微透镜阵列所在腔体内的一个小颗粒也会造成影响。这些腔体必须非常干净。”
类似问题也出现在键合界面。即便是肉眼不可见的薄层残留物，也可能影响焊料润湿、连接可靠性和电气性能。这使得清洗化学、残留物去除、颗粒检测和界面计量，都成为光子封装量产中不可回避的问题。
量产能力取决于测试和生态协同
随着光子器件进入封装，测试环节也必须前移。光子集成电路、电子集成电路、光引擎、基板和光纤接口在组装前都已具备较高价值。如果等到完整封装完成后才发现问题，损失的将不只是单个器件，而是所有已投入组装的合格组件。
因此，制造商需要在安装昂贵电子芯片之前，就确认光子集成电路、光学连接、耦合效率和光路质量是否合格。
贾亚拉曼表示：“在安装EIC芯片之前，我们先来测试一下光学器件，确保不会把EIC芯片安装在光学器件性能不佳或衰减过大的位置。测试流程将会变得更加复杂，需要插入更多的测试元件。”
这也意味着，传统电学测试流程需要扩展到光学参数。波长漂移、光功率、衰减和耦合损耗等指标，必须与电学性能一起评估。随着AI系统中的光通道和电通道数量大幅增加，测试平台也需要向更高容量、更高自动化程度演进。
除了测试，设计工具和设备生态也需要同步升级。片上光子学涉及代工厂、OSAT、EDA公司、材料供应商、设备供应商和系统设计方，彼此之间需要交换热模型、机械属性、材料特性、光学约束等更多信息。
乔贝表示：“这一直是多芯片设计大规模应用的瓶颈，因为你需要设计规则，你需要相关的辅助工具来实现流程自动化。如果没有像成熟硅工艺那样高度的自动化，这项技术就无法规模化发展。”
短期来看，行业不太可能收敛到单一架构。2.5D平台、3D集成、嵌入式PIC、聚合物波导、外部激光源等方案都可能继续存在。最终选择取决于带宽、传输距离、散热预算、封装形态、成本结构和具体应用场景。
结语：真正的挑战是可制造性
更困难的问题是：这些系统能否以稳定良率大规模制造，能否在关键节点被检测，能否在投入过多昂贵组件之前识别出潜在缺陷。
吴田玉表示：“光刻工艺存在物理极限，行业距离该极限仅剩5至10年。封装作为系统集成核心环节，结合电压调节模块、光子集成等技术，是突破系统集成瓶颈、完成系统性能优化的核心手段。”
未来，片上光子学大概率不会依靠单一架构或一次颠覆性突破实现量产，而会来自一系列持续改进：更准确的模型、更稳定的材料窗口、更清洁的界面、更早的测试插入、更完整的设计套件，以及围绕明确工艺边界构建的设备能力。
光学技术正在向逻辑芯片靠近，因为系统经济性已经提出了明确需求。接下来的关键，是让制造流程成熟到足以跟上这一趋势。
2026年9月3日至6日，第二十一届中国国际中小企业博览会（以下简称“中博会”）将在广州举行。作为中博会体系中最具技术深度与产业价值的专业展之一，中国集成电路专精特新展览会（IC- SRDI 2026）将以“专精驱动、链动未来”为主题，构建链接国家战略、产业链协同与全球资源配置的高能级平台，全面呈现中国集成电路企业的创新跃迁路径。
举办时间：2026年9月3日至6日
举办地点：广州中国进出口商品交易会展馆D区（广州市海珠区阅江中路168号）
主办单位：中华人民共和国工业和信息化部
承办单位：广东省工业和信息化厅、广州市人民政府
集成电路专业展执行单位：广东省集成电路行业协会、北京恒仁致信咨询有限公司（未来半导体）
联系我们：请关注“未来半导体公众号”，可预定研究展位。
