4月17日-19日，第25届中国集成电路制造年会暨供应链创新发展大会于广州举办。在4月18日举办的高峰论坛上，长电科技董事、首席执行长郑力发表了以《高性能封装承载集成电路成品制造技术持续创新》为主题的演讲。
郑力称，未来集成电路产业向前发展，需要依靠应用进行驱动。对于封测行业也是这样，将在应用的驱动下向产业提供的解决方案，来引领集成电路产业在遇到技术或是成本瓶颈时继续向前发展。封测产业作为集成电路的后道制造环节，在集成电路的前道制造和应用中确实起到了承前启后的关键作用，将伴随着摩尔定律继续向前发展。 高性能封装成为集成电路制造核心环节之一 作为全球领先的集成电路制造和技术服务提供商，长电科技多年前就提出从“封测”到“芯片成品制造”的升级，带动行业重新定义封装测试的产业链价值。 在本次大会上，长电科技再次提出了高性能封装的概念，并认为高性能封装是未来集成电路制造的核心环节之一，将重塑集成电路产业链。 对于高性能封装的定义，郑力表示，业内一般将封装产业分为传统封装阶段和先进封装阶段，但时至今日先进封装的定义逐渐模糊。 “高性能封装的一个核心关键词就是异质异构集成。异质异构集成的发展对未来集成电路封装测试步入高性能起到了关键性的作用，也为集成电路产业发展提供新空间。” 高性能计算芯片发展需要基于异质异构集成的高性能封装。同时，Die-to-Die 2.5D/3D封装是逻辑、模拟射频、功率、光、传感器等小芯片形成异质集成的重要途径。同时，SIP技术发展至今已经形成了更高密度，更高带宽的连接，从国际学术上来看，高密度SIP技术也是异质异构集成的重要路径。 1965年4月19日，戈登·摩尔(Gordon Moore)在一篇主题为“让集成电路填满更多元件”的论文中首次预言，集成电路上可容纳的晶体管数目大约会以每年增加一倍的速率增长。1975年，摩尔又将其修正为“每两年翻一番”。这就是著名的就是“摩尔定律”。 郑力表示，事实上，摩尔先生在上述文章中不仅提到了“摩尔定律”，还预测了可以用小芯片封装组成大系统的芯片架构，继续推动集成电路技术向前发展。也就是说，基于微系统集成的高性能封装原本就是“摩尔定律”的重要内容。 在过去的50余年，传统的摩尔定律以晶体管微缩技术推动了集成电路性能的不断提升，但随着晶体管微缩技术遇到瓶颈，以2.5D/3D chiplet封装、高密度SiP为代表的高性能异质异构集成正在成为集成电路未来创新的发展方向之一。 “未来集成电路高性能的持续演进更依赖于微系统集成技术。”郑力表示，以前的封装技术更多考虑的是热性能、力学性能等，但高性能的封装技术将从系统层面优化产品性能、功耗、尺寸、成本、可靠性、开发周期、上市时间。 应用技术创新成就高性能封装技术 郑力表示，从行业发展来看，“封装”一词已经不再适合当前集成电路后道制造的特点。高性能封装不仅仅是一个封和装的过程，更重要的是“集”和“连”的过程。因此，基于高带宽互联的高密度集成是高性能封装的核心特征之一。 高性能封装的另一个特征在于芯片—封装功能融合。郑力表示，由于高性能封装的出现，芯片成品制造环节已经与IC设计和晶圆制造环节密不可分，融为一体了。 同时，协同设计是高性能封装的必由之路。郑力提出，DTCO通过器件微缩工艺和设计协同实现半导体集成电路性能的增长，在设计和生产制造之间成为了一个非常重要的开发路径。但是随着高性能封装技术的发展，业内又提出来了一个更为重要的设计开发路径——STCO（系统、技术协同优化）。 据了解，STCO是通过系统层面进行功能分割再集成，以先进高性能封装为载体，通过芯片、封装、系统协同优化实现半导体集成电路性能的增长。 除设计协同外，郑力还指出，高性能封装需要更高效、更可靠的自动化生产设备和更高精密度的材料来支撑，高性能封装技术向前发展，不仅需要与设计、制造、应用相互协同，更需要上游材料、设备厂商的参与，这也给集成电路产业链提供了绝佳地向前发展机会。 “应用将驱动高性能封装技术的发展，而最早驱动的，毫无疑问是高性能计算。”郑力表示，实际上，无论是自动驾驶、边缘计算，还是工业自动化、智能化发展，都在驱动着高性能封装的技术，和集成电路产业的向前发展。 举例来看，移动设备推动了SIP技术的发展，当SIP技术成熟后又广泛应用于工控、边缘计算等更多市场领域。 此外，光电合封（CPO）原来主要用于光通信的领域，但随着高性能计算的发展，光缆的连接已经无法满足带宽和速度需求。业内客户开始采用光电合封的形式，极大地优化了芯片和芯片之间进行互联的带宽和算力。随着AI向前发展，光电合封也会成为高性能封装技术中一个非常重要的形式。 最后，郑力强调，Chiplet架构下的2.5D/3D封装和高密度SiP封装是摩尔定律向前发展的必经之路，也将成为下一代先进封装技术的必备项和必选项。STCO系统技术协同优化模式是芯片开发的核心从器件集成走向微系统集成的分水岭。
