上海大学博士，玻芯成半导体总经理，先后任职于上广电、莱宝高科等，从事泛半导体技术研发及管理工作，历任工程师、高级工程师、部长、经理等职。专业从事泛半导体材料、器件开发与生产超20年，微电子及集成电路研究超过15年。作为项目负责人，先后直接负责和参与国家、上海市重大/重点项目20多项。曾获上海市青年科技启明星称号，中国国际工业博览会创新奖等。先后在国内外核心期刊发表学术论文数十篇，申请专利数十项，制定多项产品和技术标准。

玻芯成（重庆）半导体科技有限公司

玻芯成（重庆）半导体科技有限公司成立于2021年，专注于玻璃基半导体与先进封装。总投资30亿元，分两期建设。一期投资先导线项目投资2亿元，主要用于建设玻璃基半导体特殊工艺生产线，月产能达3,000片，产品主要面向工业控制、汽车电子、电力能源等领域。二期投资计划建设先进玻璃封装基板产线，采用全自动化设备，结合智能化管理工厂的MES+ERP系统。

玻芯成已建成国内首条全制程板级玻璃基半导体工艺量产线，涵盖TGV（玻璃通孔）、成膜、光刻、湿法工艺及检测等完整模块，拥有完全自主知识产权。其产品广泛应用于人工智能、高性能计算、汽车电子、数据中心等领域，致力于推动国产玻璃基板方案规模化落地。

玻芯成是行业内玻璃基面板级封装技术与迭代路线上最激进的先行者。直接跳过CoWoP\CoPoS，通过玻璃超高层数堆叠实现CoPoP封装。5月26日，玻芯成在iTGV2026发布了11层玻璃堆叠的CoPoP基板，8月12日又向客户交付了22层玻璃堆叠的玻璃电路板样品。

作者：Victor Zhang 张玮

玻芯成半导体科技有限公司 (GlassMicro)

2026年8月

目  录 

第一章 引言：玻璃基板的时代必然性

第二章 第一性原理分析框架

2.1 核心命题

2.2 分析方法论

2.3 为何需要多层玻璃

第三章 材料参数与模型建立

3.1 材料参数数据库

3.2 四种结构定义

结构A：FR4芯板 + ABF增层（传统有机基板）

结构B：单层石英玻璃芯 + ABF增层

结构C：全多层玻璃堆叠

结构D：混合堆叠

3.3 结构应用定位

{第四章 机械性能分析：层合板理论与等效CTE

4.1 层合板理论模型

4.2 等效CTE计算结果

4.3 结果分析

4.3.1 结构A（有机基板）的CTE困境

4.3.2 结构B（单层厚玻璃）的翘曲改善与局限

4.3.3 结构C（全多层玻璃堆叠）的力学优势

4.3.4 结构D（混合堆叠）的折中设计

第五章 电性能分析：传输线模型与损耗计算

5.1 传输线模型建立

5.1.1 微带线介质损耗模型

5.1.2 带状线介质损耗模型

5.2 有效Df的来源与计算假设

5.3 介质损耗计算结果

5.4 电性能结果分析

5.4.1 结构C的电性能优势

5.4.2 结构B的电性能局限

5.4.3 结构D的中间态表现

5.4.4 延迟分析

第六章 四种结构综合对比

6.1 多维度对比矩阵

6.2 帕累托前沿分析

第七章 结构B局限性深度分析

7.1 高深径比TGV铜填充的可靠性风险

7.2 缓解措施及其电性能代价

7.2.1 TGV孔内Buffer层

7.2.2 Bottom-Up填充方式

7.3 玻璃电性能优势的稀释效应

第八章 最优路径与工程实现挑战

8.1 最优路径论证

8.2 差异化应用场景

8.2.1 结构C：算力中心服务器主板

8.2.2 结构D：AI HPC封装基板

8.3 工程实现挑战

8.3.1 超薄玻璃操作与搬运

8.3.2 层间对位精度

8.3.3 TGV互连的层间导通

8.3.4 良率挑战

8.3.5 成本考量

第九章 结论

参考文献

第一章 引言：玻璃基板的时代必然性

随着人工智能（AI）和高性能计算（HPC）的爆发式增长，封装基板正面临前所未有的性能瓶颈。传统有机基板（如FR4或BT树脂芯板配合ABF增层）在信号完整性、热机械可靠性和布线密度等方面逐渐逼近物理极限。玻璃芯基板（Glass Core Substrate, GCS）凭借其超低介电常数（Dk）、超低介质损耗（Df）、与硅芯片高度匹配的热膨胀系数（CTE）以及优异的表面平整度，被视为下一代先进封装基板的革命性解决方案^[1][2]。

然而，从概念到量产之间横亘着一系列工程挑战。单层厚玻璃基板虽然提供了优异的本征材料性能，但在实现高层数重布线层（RDL）时面临深径比TGV填充可靠性、翘曲控制和制造工艺等多重困境。这迫使业界思考：是否存在一条兼顾性能与可制造性的最优路径？

本文从第一性原理出发，建立材料-结构-性能的系统性分析框架，对四种代表性基板结构进行定量比较，论证多层石英玻璃堆叠方案如何在机械性能与电性能两个维度上同时实现突破，并为不同应用场景（算力中心服务器主板 vs. AI HPC封装基板）提出差异化的结构选型建议。

本文的分析基于理论建模与业务实践相结合。材料参数优先采用学术文献的实测数据^[3][4][5]，在文献数据不可得时采用行业通用的参考值。机械性能采用经典层合板理论（Classical Laminate Theory, CLT）计算等效CTE与应力分布^[6][7]；电性能基于微带线与带状线传输模型，精确计算28 GHz频段下的介质损耗（dB/mm）与信号延迟。

第二章 第一性原理分析框架

2.1 核心命题

第一性原理分析要求我们从最基本的物理定律出发，而非依赖经验类比。对于玻璃基板技术，核心命题可表述为：

在18层RDL约束下，如何通过材料选择与结构设计，使基板的等效CTE尽可能接近硅芯片（2.6 ppm/℃），同时使信号传输路径上的介质损耗最小化，并保证TGV互连的长期可靠性？

这一命题揭示了三个相互耦合的优化维度：热机械可靠性（CTE匹配与翘曲控制）、电性能（介质损耗与信号延迟）以及工艺可制造性（TGV填充与对位精度）。任何结构方案都需要在这三个维度之间寻求帕累托最优。

2.2 分析方法论

本文采用以下方法论框架：

•材料层面：确定石英玻璃、ABF、BT树脂、FR4等材料的关键参数（CTE、Dk、Df、杨氏模量），建立材料数据库。

•结构层面：定义四种代表性结构（A/B/C/D），在18层RDL约束下建立层合板模型，明确各层的材料、厚度与功能。

•机械分析：采用层合板理论的混合法则计算等效CTE，分析CTE失配引起的翘曲与界面应力。

•电学分析：基于微带线和带状线模型，计算28 GHz下各结构的介质损耗和信号延迟，明确有效Df的来源。

•综合评价：建立多维度对比矩阵，客观分析各结构的优势、局限与工程可行性。

2.3 为何需要多层玻璃

从第一性原理出发，单层厚玻璃基板存在根本性的结构矛盾：

一方面，厚玻璃（如0.7mm或2mm）能提供接近硅的CTE和良好的刚性，降低翘曲；但另一方面，高深径比（Aspect Ratio）的TGV孔带来铜填充困难与CTE失配引起的可靠性风险。更为关键的是，在18层RDL的需求下，单层厚玻璃仅能贡献2层直接在玻璃上的RDL（双面），其余16层仍需依赖ABF增层。这意味着，玻璃的超低Df（0.0001）优势仅惠及约11%的信号路径，而89%的信号仍穿行于Df=0.004的ABF介质中。

多层玻璃堆叠方案从根本上改变了这一局面：通过将多层超薄玻璃（100 μm级）以ABF为粘接界面层逐层堆叠，使全部18层RDL均可直接制作在玻璃表面，从而将玻璃的电性能优势最大化。同时，超薄玻璃的TGV深径比大幅降低（100 μm厚度下孔深径比可控制在5:1以内），显著缓解铜填充与可靠性问题。

这一推理链即构成了本文的核心论证：多层石英玻璃堆叠是同时解决电性能、可靠性和布线密度三个维度的最优路径。

第三章 材料参数与模型建立

3.1 材料参数数据库

本文所采用的材料参数如下表所示。石英玻璃参数参考高纯熔融石英（HPFS）的实测数据^[5][8]，ABF参数参考低损耗牌号的宽带表征结果^[3][9][10]，BT树脂与FR4参数取自行业通用规范。铜与硅参数取自标准材料手册。

需要特别说明的是，石英玻璃的Df值（0.0001）比ABF低近40倍，比FR4低200倍，这是玻璃基板在电性能方面具有压倒性优势的物理基础。同时，石英玻璃的CTE（0.54 ppm/℃）远低于有机材料（14-16 ppm/℃），且更接近硅芯片（2.6 ppm/℃），有利于减小热失配应力。

3.2 四种结构定义

在18层RDL的统一约束下，本文定义并比较以下四种结构：

结构A：FR4芯板 + ABF增层（传统有机基板）

芯层为400 μm FR4，双面各1层RDL（共2层），上下各8层ABF增层（共16层），总计18层RDL。铜层厚度5 μm，ABF增层厚度20 μm。总厚度约800 μm。这是当前主流FCBGA基板的典型结构。

结构B：单层石英玻璃芯 + ABF增层

芯层为0.7 mm（或2 mm）单层石英玻璃，双面各1层RDL（共2层在玻璃上），上下各8层ABF增层（共16层在ABF上），总计18层RDL。总厚度约1100 μm（0.7mm版本）或2400 μm（2mm版本）。这是玻璃基板的初步替代方案。

结构C：全多层玻璃堆叠

采用17片100 μm超薄石英玻璃逐层堆叠。中心1片玻璃为双面RDL（贡献2层），其余16片各为单面RDL（贡献16层），总计18层RDL。玻璃间以20 μm ABF作为粘接界面层。除中间一层玻璃为双面直接在玻璃上做RDL外，其他层的结构为：在玻璃上做铜线路→覆盖ABF→覆盖玻璃→通过TGV连通→再在玻璃上做铜线路→以此重复。总厚度约2110 μm。

结构D：混合堆叠

芯层为3片玻璃堆叠：中心层厚度0.5 mm（双面RDL），上下两层各0.1 mm（单面RDL），玻璃间由20 μm ABF粘接。芯层提供4层RDL（2+1+1），再通过上下对称ABF增层完成剩余14层RDL，总RDL为18层。总厚度约1110 μm。

3.3 结构应用定位

结构C（全多层玻璃堆叠）厚度较大（约2.1 mm），适用于算力中心服务器主板，解决系统级高速互连需求，其厚度的增加在主板级别是可接受的。结构D（混合堆叠）厚度较薄（约1.1 mm），适用于AI HPC大芯片的封装基板，在保证核心区域性能提升的同时控制整体封装厚度。

第四章 机械性能分析：层合板理论与等效CTE

4.1 层合板理论模型

经典层合板理论（CLT）是分析多层复合材料热机械行为的标准方法^[6]。对于面内等效CTE的计算，采用基于杨氏模量加权的混合法则：

              (1)

其中，、、 分别为第  层的杨氏模量、厚度和CTE。对于含铜层的混合层，采用面积加权混合法则计算等效模量与CTE：

              (2)

              (3)

其中  为铜占面积比例。本文计算中假设铜层面积为满铺等效值，铜层厚度5 μm，ABF层厚20 μm，玻璃层厚100 μm（结构C/D的超薄层）或按结构定义的芯层厚度。

4.2 等效CTE计算结果

基于上述层合板模型，四种结构在18层RDL约束下的等效CTE计算结果如下：

4.3 结果分析

4.3.1 结构A（有机基板）的CTE困境

结构A的等效CTE高达15.94 ppm/℃，与硅芯片（2.6 ppm/℃）的失配量达13.34 ppm/℃。在回流焊温度循环（ΔT≈200℃）下，这种失配将产生巨大的热应力，导致基板翘曲、焊点疲劳失效。文献^[11]的实验数据显示，有机基板的翘曲可达97.4 μm，远超大尺寸芯片封装的翘曲控制要求。随着芯片尺寸增大（如AI加速卡面积超过800 mm²），这一问题更加突出^[12][13]。

4.3.2 结构B（单层厚玻璃）的翘曲改善与局限

0.7mm单层玻璃芯使等效CTE降至3.30 ppm/℃，与硅的失配仅0.70 ppm/℃，翘曲显著改善。2mm版本更进一步将CTE降至1.62 ppm/℃。然而，结构B存在一个被忽视的应力分布问题：虽然整体等效CTE接近硅，但玻璃芯层（CTE=0.54）与上下ABF增层（CTE=16）之间存在巨大的面内CTE梯度。在温度循环下，这种层间CTE失配会在玻璃-ABF界面产生剪切应力，长期可能导致界面分层。

此外，厚玻璃芯层的TGV孔深径比极高（0.7mm厚度下，孔径50 μm时深径比达14:1），铜填充困难且CTE失配（铜17 ppm/℃ vs 玻璃0.54 ppm/℃）引起的可靠性风险极大^[14]。

4.3.3 结构C（全多层玻璃堆叠）的力学优势

结构C的等效CTE为1.92 ppm/℃，与硅的失配仅0.68 ppm/℃，是四种结构中最低的（与0.7mm单层玻璃的0.70 ppm/℃相当）。其关键优势在于：

•层间CTE梯度小：相邻层为玻璃（0.54）和ABF（16），ABF层仅20 μm厚，其模量（5 GPa）远低于玻璃（73 GPa），因此ABF层的CTE贡献被其低模量和高厚度比有效稀释。层间界面应力主要被低模量ABF层吸收，起到应力缓冲作用。

•超薄玻璃TGV深径比低：100 μm厚玻璃的TGV孔深径比可控制在3:1至5:1（取决于孔径），大幅降低铜填充难度和CTE失配应力。

•结构对称性好：中心层双面RDL，上下对称堆叠，有利于翘曲控制。

4.3.4 结构D（混合堆叠）的折中设计

结构D的等效CTE为3.54 ppm/℃，与硅失配0.94 ppm/℃。虽然不如结构C，但远优于结构A。0.5mm中心层玻璃提供了良好的刚性和CTE锚定，上下0.1mm玻璃层进一步改善芯层的CTE匹配。外侧ABF增层虽然贡献了较高的CTE，但由于厚度比例较小且对称分布，整体翘曲可控。结构D在厚度控制（1.11mm vs 结构C的2.11mm）和性能之间取得了合理平衡。

第五章 电性能分析：传输线模型与损耗计算

5.1 传输线模型建立

在18层RDL结构中，信号传输线主要分布在两种介质上：直接在玻璃表面制作的RDL（微带线模型，一侧为玻璃介质，一侧为空气或ABF覆盖层）和在ABF增层中制作的RDL（带状线模型，两侧均为ABF介质）。本文同时计算两种模型以全面评估电性能。

5.1.1 微带线介质损耗模型

微带线的介质损耗由以下公式计算^[4][15]：

              (4)

其中有效介电常数  由微带线几何参数决定：

              (5)

其中  为介质厚度， 为线宽， 为自由空间波长。28 GHz时  mm。

5.1.2 带状线介质损耗模型

对于被介质完全包围的带状线，有效介电常数等于介质本身的 ，介质损耗简化为：

              (6)

5.2 有效Df的来源与计算假设

在多层结构中，不同RDL层所处的介质环境不同，需要计算"有效Df"。本文采用场分布比例加权法：

•结构A：18层RDL全部在ABF中，有效Df = ABF的Df = 0.004（带状线模型）。

•结构B：2层RDL在玻璃上（微带线，一侧玻璃一侧空气/ABF），16层在ABF中（带状线）。有效Df按层数加权：。

•结构C：18层RDL全部在玻璃上（微带线），有效Df接近玻璃的Df = 0.0001。

•结构D：4层RDL在玻璃上，14层在ABF中。有效Df按层数加权计算。

场分布比例假设：对于微带线，电磁场约60%分布在介质中、40%在空气中；对于带状线，100%场分布在介质中。本文计算中微带线采用有效介电常数已隐含考虑了这一场分布。

5.3 介质损耗计算结果

以下为28 GHz下各结构的介质损耗（仅介质损耗，不含导体损耗）计算结果：

上表中"50mm路径损耗"表示信号在基板上走线50mm时的累计介质损耗，这是AI HPC封装中高速SerDes链路的典型走线长度。

5.4 电性能结果分析

5.4.1 结构C的电性能优势

结构C在全多层玻璃堆叠设计下，所有18层RDL均直接制作在石英玻璃表面。以带状线模型计算，28 GHz下介质损耗仅0.0005 dB/mm，较结构A的ABF带状线（0.0185 dB/mm）低37倍，较FR4带状线（0.1069 dB/mm）低214倍。在50mm走线长度上，结构C的介质损耗仅0.025 dB，而结构A为0.925 dB（ABF）至5.345 dB（FR4）。这一量级的差异意味着结构C可支持更高速率（112G+ PAM4）的信号传输而无需复杂的信号补偿。

5.4.2 结构B的电性能局限

结构B虽然使用了石英玻璃芯层，但由于18层RDL中仅2层在玻璃上，其余16层仍在ABF上，加权介质损耗为0.0165 dB/mm，仅比结构A的0.0185 dB/mm低约11%。这意味着结构B并未充分发挥玻璃的超低Df优势。电性能的改善幅度远不足以弥补其引入的TGV可靠性风险和工艺复杂度。

5.4.3 结构D的中间态表现

结构D有4层RDL在玻璃上（22%），加权介质损耗为0.0145 dB/mm，比结构A低约22%，比结构C高29倍。对于核心信号层（通常布置在玻璃RDL层上），结构D可提供接近结构C的性能；对于辅助信号层（ABF上），则与结构A相当。

5.4.4 延迟分析

石英玻璃的Dk（3.8）高于ABF（3.3），因此结构C的信号延迟（6.498 ps/mm）略高于结构A（6.055 ps/mm）。然而，这一延迟差异（约7%）在实际系统中可通过时序设计补偿。相比之下，结构C在损耗方面的改善（37-214倍）远超延迟方面的微小代价。需要指出的是，FR4的高Dk（4.4）导致其延迟高达6.992 ps/mm，是最差的。

第六章 四种结构综合对比

6.1 多维度对比矩阵

综合机械性能与电性能分析结果，四种结构的关键指标对比如下：

6.2 帕累托前沿分析

将"电性能"（介质损耗越低越好）和"可制造性"（复杂度越低越好）作为两个优化维度进行帕累托分析：

•结构A占据可制造性端点：工艺成熟、良率高，但电性能和热机械性能最差。

•结构C占据电性能端点：介质损耗最低、CTE匹配最佳，但制造复杂度最高。

•结构B处于帕累托前沿之外：电性能改善有限（仅11%），但引入了高TGV可靠性风险和工艺复杂度，在两个维度上均不占优。

•结构D位于帕累托前沿上：在电性能和可制造性之间提供了合理的折中，适合作为AI HPC封装基板的过渡方案。

从帕累托最优的角度，结构B被结构C和D所支配（dominated），不是推荐方案。结构C和D分别占据不同的应用场景，构成差异化产品矩阵。

第七章 结构B局限性深度分析

结构B（单层厚玻璃芯+ABF增层）作为玻璃基板的初步替代方案，在实践中暴露出三类系统性问题，这些问题从第一性原理角度可以清晰阐释。

7.1 高深径比TGV铜填充的可靠性风险

在0.7mm厚玻璃上制作TGV，当孔径为50 μm时，深径比达14:1。铜（CTE=17 ppm/℃）与石英玻璃（CTE=0.54 ppm/℃）之间的CTE失配量高达16.46 ppm/℃。在回流焊温度循环（室温至260℃）下，TGV孔内铜柱的轴向热膨胀远超玻璃基板，产生巨大的轴向压缩应力和界面剪切应力。

文献^[14]的数值模拟表明，高深径比TGV在温度循环中容易在孔口和孔底产生应力集中，导致铜柱凸起（pillowing）、玻璃微裂纹萌生甚至TGV断裂。2mm厚度版本的深径比更高达40:1，铜填充几乎无法实现无空洞，可靠性风险进一步加剧。

7.2 缓解措施及其电性能代价

为解决高深径比TGV的可靠性问题，业界提出了两种主要缓解方案，但均引入电性能损失：

7.2.1 TGV孔内Buffer层

在TGV孔壁和铜柱之间引入一层聚合物缓冲层（如PI或BCB），吸收CTE失配应力。然而，Buffer层引入了额外的串联电阻和电容，增加了TGV的寄生参数。在28 GHz下，Buffer层的存在使TGV的等效电路模型从简单的通孔变为RC延迟网络，插入损耗显著增加。

7.2.2 Bottom-Up填充方式

采用自底向上的电镀工艺，在TGV孔底优先沉积铜，减少空洞。但此工艺需要在孔底设置种子层和阻挡层，增加了TGV的串联电阻。此外，Bottom-Up填充的铜柱直径通常需要大于常规设计，占用了更多的布线面积，降低了布线密度。

两种缓解方案均以牺牲电性能或布线密度为代价来换取可靠性，使结构B的性价比进一步下降。

7.3 玻璃电性能优势的稀释效应

如第五章分析所示，结构B的18层RDL中仅有2层（11%）直接在玻璃上制作，其余16层（89%）仍在ABF介质上。这意味着：

•关键高速信号路径（如SerDes差分对）如果走在ABF层上，其介质损耗与结构A完全相同（0.0185 dB/mm），玻璃的引入毫无帮助。

•即便将高速信号强制布在玻璃RDL层上，仅有2层可用，布线灵活性极低，难以满足复杂芯片的扇出需求。

•层间互连（via transition）仍需穿过ABF层，引入额外的阻抗不连续和损耗。

综上，结构B在引入玻璃材料的同时未能有效利用其电性能优势，反而承担了TGV可靠性和工艺复杂度的全部成本，投入产出比不合理。

第八章 最优路径与工程实现挑战

8.1 最优路径论证

基于前述第一性原理分析，多层石英玻璃堆叠方案（结构C和D）构成了玻璃基板技术的最优路径。其论证逻辑可概括为以下推理链：

•前提1：玻璃基板的核心价值在于超低Df（0.0001）和低CTE（0.54 ppm/℃）。

•前提2：要实现电性能优势，必须使尽可能多的RDL层直接在玻璃上制作，而非在ABF上。

•前提3：要实现高RDL层数且每层在玻璃上，需要多层玻璃堆叠，而非单层厚玻璃。

•前提4：多层超薄玻璃（100 μm）的TGV深径比低（3-5:1），从根本上解决铜填充可靠性问题，无需引入Buffer层等电性能补偿措施。

•结论：全多层玻璃堆叠（结构C）是电性能和可靠性的全局最优解；混合堆叠（结构D）是性能与厚度的帕累托折中。

8.2 差异化应用场景

8.2.1 结构C：算力中心服务器主板

服务器主板尺寸大（通常300mm×300mm以上），对翘曲控制要求极高，但对厚度容忍度较高（2-3mm可接受）。结构C的等效CTE（1.92 ppm/℃）与硅高度匹配，可支持超大尺寸主板在回流焊后的平整度要求。全部18层RDL在玻璃上，为112G+ SerDes和DDR5/6互连提供超低损耗通道。服务器主板的走线长度可达100mm以上，此时结构C的介质损耗优势更加显著（100mm路径损耗仅0.05 dB，而结构A为1.85 dB）。

8.2.2 结构D：AI HPC封装基板

AI HPC芯片（如GPU、TPU）的封装基板尺寸通常为60mm×60mm至100mm×100mm，厚度限制严格（<1.5mm）。结构D以1.11mm的总厚度满足了薄型化要求，同时核心4层RDL在玻璃上，可承载最高速的信号路径。外侧ABF增层用于低速控制和电源布线，实现性能与成本的平衡。

8.3 工程实现挑战

8.3.1 超薄玻璃操作与搬运

100 μm超薄玻璃的机械强度极低，在搬运、对位和层压过程中容易破裂。需要开发专用的玻璃承载载体（carrier）和真空吸盘系统。文献^[16]报道了采用临时键合技术将超薄玻璃固定在硅或玻璃载体上进行加工的方案，加工完成后脱键合释放。这一工艺增加了制造成本和周期时间。

8.3.2 层间对位精度

多层玻璃堆叠要求每层玻璃上的RDL和TGV孔精确对位。17层玻璃堆叠后的累积对位误差需要控制在±5 μm以内，这对对位标记设计、对位设备精度和玻璃热膨胀补偿提出了严苛要求。ABF层在固化过程中的收缩（约0.5-1%）也会引入对位偏移，需要在设计阶段进行预补偿。

8.3.3 TGV互连的层间导通

结构C中，层间信号通过TGV孔连通。每层玻璃都需要制作TGV孔，且多层堆叠后TGV需要精确对准以实现层间导通。与有机基板的盲孔填孔工艺不同，玻璃TGV通常采用激光钻孔+电镀填铜工艺。100 μm厚度下TGV孔径可控制在20-30 μm，深径比3-5:1，电镀填铜可实现无空洞填充^[17][18]。但TGV铜柱与玻璃之间的界面结合力需要通过表面活化处理（如等离子处理）来保证。

8.3.4 良率挑战

多层堆叠结构的累积良率是量产的最大挑战。假设单层玻璃加工良率为95%，17层堆叠的理论良率仅为0.95^17 ≈ 42%。要实现商业可行的良率（>85%），需要将单层良率提升至99%以上。此外，ABF-玻璃界面的分层是主要的失效模式，需要优化ABF的固化工艺和玻璃表面处理以提升界面结合强度^[19]。

8.3.5 成本考量

超薄石英玻璃基材的成本目前高于有机基材。然而，随着玻璃基板量产规模的扩大和工艺成熟度的提升，成本有望显著下降。结构D通过减少玻璃使用量（仅3片）和保留ABF增层工艺，在中短期内具有更好的成本可行性。结构C的全玻璃堆叠方案更适合作为长期目标，待超薄玻璃加工和堆叠工艺充分成熟后大规模推广。

第九章 结论

本文从第一性原理出发，建立了玻璃基板技术系统性分析框架，对四种代表性结构（A/B/C/D）在18层RDL约束下的机械性能和电性能进行了定量比较。主要结论如下：

•结构A（传统有机基板）的等效CTE高达15.94 ppm/℃，与硅芯片失配严重，介质损耗0.0185 dB/mm（ABF）至0.1069 dB/mm（FR4），无法满足下一代AI/HPC封装的性能需求。

•结构B（单层厚玻璃）虽然将等效CTE降至3.30 ppm/℃，但存在三类系统性问题：（1）高深径比TGV（14:1至40:1）的铜填充可靠性风险；（2）为缓解该风险引入的Buffer层或Bottom-Up填充方式导致电性能下降；（3）18层RDL中仅11%在玻璃上，玻璃的超低Df优势被严重稀释，介质损耗仅改善11%。

•结构C（全多层玻璃堆叠）在所有关键指标上表现最优：等效CTE 1.92 ppm/℃（与硅失配仅0.68 ppm/℃），介质损耗0.0005 dB/mm（较结构A低37倍），TGV深径比仅3-5:1（可靠性风险低），全部18层RDL在玻璃上（电性能优势最大化）。适用于算力中心服务器主板的系统级高速互连。

•结构D（混合堆叠）以1.11mm厚度实现了CTE 3.54 ppm/℃和介质损耗0.0145 dB/mm的折中表现，核心4层RDL在玻璃上可承载最高速信号。适用于AI HPC大芯片的封装基板，在中短期内具有最佳的性价比。

从第一性原理的视角，多层石英玻璃堆叠是同时解决电性能、热机械可靠性和布线密度三个维度的最优路径。结构B（单层厚玻璃）作为过渡方案，在帕累托前沿上被结构C和D所支配，不推荐作为最终产品方案。结构C和D构成了差异化的产品矩阵，分别面向服务器主板和封装基板两个应用场景。

工程实现方面，超薄玻璃操作、层间对位精度、TGV互连和累积良率是量产的主要挑战。建议采用渐进式策略：先以结构D（混合堆叠）切入AI HPC封装基板市场，积累超薄玻璃加工和堆叠工艺经验；逐步向结构C（全多层玻璃堆叠）演进，最终在算力中心服务器主板领域实现全面替代。

玻芯成半导体（GlassMicro）正致力于超薄石英玻璃基板的材料开发与工艺集成，通过产学研合作推动多层玻璃堆叠技术从实验室走向量产，为下一代AI算力基础设施提供高性能、高可靠性的玻璃基板解决方案。

参考文献

[1] A. Shorey, S. Pollard, "Development of Substrates Featuring Through Glass Vias (TGV) for 3DIC Integration," in Proc. IMAPS, 2012.

[2] M. Sunohara et al., "Development of Glass Core Build-up Substrate with TGV," in Proc. IEEE ECTC, 2025.

[3] M. ur Rehman, S. Ravichandran, A. Watanabe, S. Erdogan, M. Swaminathan, "Characterization of ABF/Glass/ABF Substrates for mmWave Applications," IEEE Trans. Components, Packaging and Manufacturing Technology, vol. 11, no. 8, pp. 1383–1393, 2021.

[4] A. O. Watanabe et al., "First Demonstration of 28 GHz and 39 GHz Transmission Lines and Antennas on Glass Substrates for 5G Modules," in Proc. IEEE ECTC, 2017, pp. 1383–1389.

[5] R. Sakhiya, S. Chowdhury, "A Low-Loss, 77 GHz, 8×8 Microstrip Butler Matrix on a High-Purity Fused-Silica (HPFS) Glass Substrate," Sensors, vol. 23, no. 3, p. 1418, 2023.

[6] N. R. Sottos, J. M. Ockers, M. Swindeman, "Thermoelastic properties of plain weave composites for multilayer circuit board applications," J. Electronic Packaging, vol. 121, no. 1, pp. 37–43, 1999.

[7] J. S. Kim, K. W. Paik, S. H. Oh, "The multilayer-modified Stoney's formula for laminated polymer composites on a silicon substrate," J. Applied Physics, vol. 86, no. 10, pp. 5474–5479, 1999.

[8] J. Liljeholm et al., "Through-Glass-Via Enabling Low Loss High-Linearity RF Components," IEEE Trans. Microwave Theory and Techniques, vol. 64, no. 7, pp. 2204–2218, 2016.

[9] M. Ahamed et al., "Broadband Characterization of Newly Developed ABF Type A Material for Advanced Packaging and mmWave Applications," in Proc. IEEE PAWR, 2026.

[10] S. Tatsumi et al., "Advanced Build-up Materials for High Speed Transmission Application," in Proc. IPC APEX EXPO, 2018.

[11] S. R. McCann, "Experimental and theoretical assessment of thin glass panels as interposers for microelectronic packages," M.S. thesis, Georgia Institute of Technology, 2014.

[12] P. Yin et al., "Optimization of Glass Substrate CTE for Warpage Control and Solder Joint Reliability in Large HPC Packages," in Proc. IEEE ECTC, 2026.

[13] W. Wong et al., "CTE match of copper foil and build-up film/core board in FCBGA substrate reduces warpage," Scientific Reports, vol. 15, 2025.

[14] Y.-L. Shen, L. Li, "Warpage Resistance of Glass Substrate Containing Through-Glass-Vias: A Numerical Analysis," in Proc. IEEE IMPACT, 2025.

[15] M. ur Rehman et al., "W-band and D-band Transmission Lines on Glass Based Substrates for Sub-THz Modules," in Proc. IEEE ECTC, 2020, pp. 743–749.

[16] J. Müller et al., "Glass and Glass/LTCC Interposers as Heterogeneous Integration Platform," in Proc. Pan Pacific Microelectronics Symposium, 2024.

[17] Y.-H. Tang, Y.-H. Lin, M. Shiao, C.-S. Yu, "Development of thin quartz glass utilising through-glass-via (TGV) formation by dry etching technology," Micro & Nano Letters, vol. 11, no. 14, pp. 972–976, 2016.

[18] J. Kim et al., "Study of Through Glass Via (TGV) Using Bessel Beam, Ultrashort Two-Pulses of Laser and Selective Chemical Etching," Micromachines, vol. 14, no. 9, p. 1766, 2023.

[19] Y. Zeng et al., "Thermal performance of glass interposer stacked packaging," in Proc. IEEE SSLCHINA/IFWS, 2025.

[20] T. Iwai et al., "Glass Multilayer Package Substrate using Conductive Paste Via Connection," in Proc. IEEE ICSJ, 2018, pp. 1–4.