6月29日，下午，iTGV2026分论坛——FOPLP 2026 扇出面板级封装合作论坛打通玻璃基面板级封装的设计与封装核心环节，汇报企业来自：中兴微电子面向大算力芯片的玻璃基板技术；泛林集团（Lam Research）金属种子层PVD方案；青岛新核芯玻璃基面板级封装技术、成都奕成高算力面板级封装技术、盛美半导体与昆山东威科技的面板级垂直/水平电镀工艺、亚智科技（Manz）玻璃基RDL方案、EKSMA OPTICS Lukas高深宽比TGV的激光器方案；以及美国Pacrim技术公司FOPLP Progress-CoWoS、CoPoS、 CoGoP方案。
从2026年到2028年 FOPLP将通过玻璃基板作为临时载体与最终封装基板走向高性能计算，而CoPoS 锁定 AI 数据中心的 AI GPU 。当前FOPLP技术正在向如您有新的报告，可以联系iTGV项目负责人齐道长：19910725014。
重点整理
技术改造：台积电推动由「圆」转「方」的封装革命，CoPoS利用玻璃基板突破CoWoS的尺寸限制，专供顶级AI芯片；FOPLP则追求高精度，锁定手机与车用市场。
CoPoS量产时程：2026年为设备进机与实验线试产元年，预计2028年至2029年在台积电嘉义AP7厂进入大规模量产。
关键赢家与：风险弹性最大的是解决「翘曲」与「脱模」的材料商（山太士、硕正）及独家设备商（钛升、印能、家登）；主要风险在于大面积封装的良率控制与未来AI需求的持续性。
CoPoS（芯片封装在面板基板上）
CoPoS是台积电专为超大型AI晶片设计的「面板级先进封装」技术，并已正式被确立为台积电（TSMC）继CoWoS之后，推动AI算力突破物理极限的「终极武器」。
核心技术本质：它是CoWoS的「化圆为方」进阶版。传统CoWoS是在「12寸圆形矽晶圆」上进行封装，而CoPoS将折叠换成方形面板（如515mm x 510mm或更大的600mm面板），并大量导入玻璃基板（Glass Substrate）。
取代CoWoS-S/L（虹内层）：目前主流的虹内层设定于光罩尺寸（Reticle Limit），顶多做到3.3倍光罩大小（约可放8颗HBM）。CoPoS穿透玻璃内层，能轻松突破这个限制。
技术优劣比较
适用产品
AI GPU ：如NVIDIA后续的Rubin或Feynman架构GPU（近期装载12-16颗HBM4）；
AI ASIC/TPU： Google用于自主研发的TPU v9世代，追求单芯片模组内最大的存储体宽；
数据中心级CPU/GPU ：需要集成一个Chiplet的超大型处理器；
高效能交换器晶片（Switch）：1.6T甚至3.2T以上的高速网路通讯晶片。
FOPLP（扇出面板级封装）
FOPLP是一种将「出型封装（Fan-Out）」与「面板生产工法」结合的技术，主要是解决圆形晶圆面积在所产生的扇边缘，将「利用率」从85%提升至95%以上。从2026年到2028年 FOPLP将通过玻璃基板作为临时载体与最终封装基板走向高性能计算。
核心技术本质：传统封装是在 12 寸（300mm）的圆形晶圆上可操作，而 FOPLP 稀疏改在巨大的方形面板（如 515x510mm 或 600x600mm）上进行。因为方形面板是方形的，在圆形圆形上则有边角；在方形面板上能排得更满，且单次制程处理的面积是圆形的 5 到 7 倍。FOPLP技术并无内层，晶片直接嵌入模封料，透过玻璃上的RDL互连。
取代FOWLP（晶圆级扇出封装）及移除ABF负载板：FOWLP（如台积电的InFO）产能设定于12寸晶圆尺寸。FOPLP晶圆尺寸大生产，能将单位成本降低约20%~30%。对于需要多晶圆整合（如PMIC、RF晶圆、车用电子）的产品，FOPLP可直接在封装层做RDL线路，省去昂贵的传统载板，让晶片更薄、效果更好。
技术优劣比较
适用产品
与 CoPoS 锁定 AI 数据中心的 AI GPU、ASIC、CPU、Switch IC 完全不同，FOPLP 锁定的是「高计算」与「大批量」的产品：
手机与消费电子：Apple与联发科（联发科）积极观察FOPLP用于中阶手机芯片与穿戴装置；
AI边缘入侵（Edge AI）：不需要像数据中心那么强大，但需要功耗低、体积小的AI攻击单元；
车用半导体：如NXP (恩智浦)、STMicro (意法半导体)。车用晶片面积大且需要异质集成，FOPLP的大面积与耐用性（若导入玻璃基板）具有吸引力；
低轨卫星与通讯：如SpaceX的RF模组，需要大面积且高的封装解决方案。
