主动有为，踔厉前行，共创封测产业新时代！2022年中国半导体封装测试技术与市场年会（第二十届，即CSPT2022）于2022年11月15-16日在江苏省南通国际会议中心成功举办。国际欧亚科学院院士、中国半导体行业设计分会理事长魏少军以《重新认识封装的产业角色》为题进行了现场演讲。他指出，在集成电路进入新时代，应用市场在不断扩大。摩尔定律演进放缓，封装将成为驱动“集成”电路发展的主要技术。未来，以封装技术为主的微纳系统集成技术很可能扮演重要的角色。异质堆叠集成等技术的持续创新将推动封装技术走向更高层次。要实现创新，首先要破除封装是被动服务的思想，站在集成的高度展望封装技术的未来；要走出封装的原有天地，强化与集成电路设计和制造的互动与融合；要以“产品为中心”，推动封装技术成为产品设计的重要组成部分；要通过方法和工具的创新，打造封装的核心竞争力。
以下是演讲原文。
经过60年的发展，集成电路走到今天高度复杂、高度综合性的产业局面，下一步该如何走，无论是学界还是产业界，大致上分成立体性坐标的考虑，我们沿着传统的新器件、新材料、新工艺在持续不断的向前发展，这是毫无疑问的。随着工艺技术发展为纳米级，或者说摩尔定律的发展逐渐放缓，对于芯片架构的创新，被提到议程上来。同时，以封装技术为主的微纳系统集成，是未来发展的重要方向，今天重点讲微纳系统集成。这么多年来，新器件、新材料、新工艺作为主轴发展，其关键是晶体管。十年前，我们第一次实现了从平面晶体管向FinFET向立体型晶体管的转变。近年来，大家开始讨论我们从FinFET是不是向更高迁移力的，如GAA环绕栅极晶体管的转移，或者向更高迁移力的纳米片转移，甚至现在讨论的有二维材料的晶体管、碳极的晶体管、分子级晶体管。我想这条路会一直走下去，也会一直支撑整个集成电路的发展。但不可否认的是，随着时间的迁移，当我们逐渐逼近摩尔定律的极限时，这个发展一定是放慢的。而且我们可以看到晶体管结构的变迁，由以前的十几年到后面可能会变成几年，甚至会逐渐的停止。也可以理解为，沿着新型晶体管结构的发展方向，后续的发展还会继续放慢，这个大趋势是必然的。在强烈依靠工艺技术进步的同时，还有第二条路可以选择，即芯片架构的创新。速度、功耗、灵活性、可编程性，是芯片设计非常重要的参考参数，但是这个发展过程是相互制约的，并非想象的很好解决。因此在研究芯片架构的时候，不仅受到了器件结构的影响，还受到了应用环境的影响，比如说应用生态。因此，我们希望找到一个全新的芯片架构，通过芯片架构的创新去发展。微纳系统集成在过去十年，出现了快速变化的趋势，从早期的单片集成到多芯片集成，到多元件的集成。我们在世界半导体理事会上讨论了多年有关MCU多元件集成电路的发展，这个方向的发展被衍生出一系列各种各样的系统集成方式。包括大家所熟知的2.5D、2D、3D等等，这预示着集成电路的发展迈向了一个全新的理念和方向。
我们把集成电路设计比喻为写作，集成电路制造比喻为印刷，集成电路封测比喻为装订，看起来很合理也很形象，但是我认为这样的比喻是不恰当的，尽管我本人也反复用这样的说法来做科普。集成电路封装与测试从定义上来看，是指通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。因为这样的定义，使得封装从业者把自己定义为跟随者。定义成一个辅助和服务，这样的想法恐怕是不对的。从传统的封装去看，我们不外乎想找到一种封装的形式，如何把引脚引出来让它的气密性更好，材料更便宜，可靠性变得更高。我们可以看到有成千上万种不同的封装形式。以至于我们很难记住封装形式有哪些。在单芯片封装已经成为大路货的时候，我们也在努力想是否能把多个芯片封装在一起，出现了所谓的MCP，实现小型化、模块化、低功耗、高可靠性。这是早期通过引线的方式把多个芯片落在一起，后来又出现了所谓的系统级封装。不仅把芯片封在一起，还把很多的主动被动的元器件封在一起，似乎把一个系统封装在一起。甚至国际上曾出现过，西方国家希望我们能够把半导体产品都纳入免税的范畴。提出凡是封到一个腔体当中的通通认为是一个独立的芯片，当然我们是坚决反对的，认为这是一个不科学的定义。但是我们看到，我们把不同的元器件封到一个芯片当中形成一个系统，这并不是一个过时的东西，我们还在尝试着把它做的更好。当然，2008年Xilinx提出2.5D封装概念，通过转接板的方式把平铺在上面的芯片互连起来。2018年，台积电公布系统整合单芯片技术（SOIC），出现了所谓的3D封装，使用TSV在逻辑芯片上堆叠存储器芯片。以上都是封装技术本身的发展，这种发展触动了混合键合技术的出现，把很多异质器件、元器件等封装在一起，形成一种全面混合的封装形式，可以提供很多引脚，改善系统性能和带宽。从全球角度看，中国封测业的增长非常迅速，2004年到2020年的年均复合增长率达到14.4%。在过去的十几年中，行业出现了三个重要的转折点。2004年，封测业是第一大产业，制造业是第二大产业，设计业是第三大产业。2009年出现了第一次转折，设计业超过了制造业成为第二大产业。2016年，设计业超过封测业成为第一大产业。2020年，制造业又超过封测业成为了第二大产业。封测业从2004年第一大产业变成了第三大产业。这个变化，既反映了产业结构调整中正常的一面：产品最大、制造其次、封测其后，又反映了在封测业上的技术进步似乎有一点滞后，没有发挥其应有的作用。随着5G应用和人工智能的发展，应用市场在不断扩大，集成电路遍布于社会的各个角落。除了传统的先进工艺，我们还特别关注了特色工艺、3D集成技术的发展。我们把3D集成技术、先进逻辑工艺和特色工艺这三者并列在一起来考虑，不分先后。以主流应用时期的设计成本为例，工艺接点为28nm时，单颗芯片设计成本约为0.41亿美元，而工艺节点为7nm时，设计成本则快速升至约为2.22亿美元。即便是初期和成熟期的成本几乎相差一倍以上，但成熟期的使用成本仍非常昂贵。其实，在大多数的计算芯片当中，只有一部分是用到最先进工艺的，很多其他地方用到不一定是最先进的工艺。那为什么要用最先进的工艺去做呢？因为单片集成最简单，但背后有个根本的原因在于，我们的封装技术没有能够跟上整个产品发展的步伐。所以无法实现把两颗完全不同的芯片放在一起，形成真正有意义的集成。为了解决这个问题，AMD以实现性能、功耗和成本的平衡为目标，提出performance/W和performance/$衡量标准，推行Chiplet设计；Intel推行3D Foveros技术，尝试把计算、存储等多种东西集成到一起；台积电开发3D-IC系统集成。当这些制造厂开始关注封测、3D集成时，意味着这个行业开始发生重大的转变和变革。这个发展正在揭示一场新的技术革命，我且称之为“大集成”。集成在字典里即“聚合”。因此，我们可以毫不犹豫的认为封装技术是当仁不让的集成技术，采用封装技术将多个芯片组装在一起形成的产品仍然是集成电路。当摩尔定律发展大幅放缓甚至停止演进的时候，封装将成为驱动集成电路发展的主要技术。未来，以封装技术为主的微纳系统集成技术很可能扮演重要的角色。
异质堆叠集成技术，将逻辑电路晶圆翻转并与存储晶圆面对面键合在一起，即利用三维混合键合技术（3D Hybird Bonding Processing）实现存储晶圆和逻辑电路晶圆的异质集成。3D NAND Flash主流架构包含CNA、CUA（PUC）和CBA三种架构；主流公司中大部分采用CUA（PUC）架构，其中长江存储采用CBA即Xtacking技术；长江存储发明的技术是两片，把存储和外围电路采用异质混合键合技术，面对面的绑定在一起。这种技术可能带来成本的剧增，但是当存储器的层数从几十层增加到几百层的时候，层数可能做不下去了。像长江存储异质集成结构很可能成为主流，并占据技术的先机。以现有计算芯片的主流路线推演，未来难以满足Z级超算的速度需求。如果3纳米实现Z级计算，需要8000兆瓦的功耗。北京市2021年的全年电力总负荷是2.5万兆瓦，也就是消耗北京1/3的电，投资大概需要花费几千亿美元。工艺上可行，系统上不可行，性能功耗比是一个非常重要的指标。Z级计算，如果不改变它的发展方式，恐怕很难有未来。我的实验室做了一项实验，我的团队把逻辑电路和存储电路合二为一，形成了一种全新的结构，即近存计算（靠近存储器的计算）。我们做了一个大致的估计发现了很有意思的现象：一个是计算资源的利用率提升到90%，这是电路架构设计的贡献；二是数据搬移功能通过封装的方式，大大缩短了搬移提升了搬移效率，因此搬移功耗从90%下降了70%；三是内存访问宽带提升了10倍。因此，利用面对面封装技术、异质集成技术、软件定义超高性能近存计算芯片技术，即便使用成熟制造工艺，仍可实现优于主流先进工艺CPU/GPU 1~2个数量级的能量效率（速度功耗比）。我们利用40nm逻辑硅片和25nm存储硅片进行技术验证，可以实现0.53 TOPS/W ，是Intel Xeon CPU的9倍，Nvidia A1001 GPU的3倍，访存带宽12.3Tbps，比国际最领先技术（HBM2e）提升5倍。这里面固然有芯片设计的贡献，其实更大的贡献在于封装工艺的技术进步。
集成电路技术处在一个重要的转折点，“新器件、新材料和新工艺”，“芯片架构创新”，“微纳系统集成”将是未来发展的主要方向。传统的集成电路封装技术正在逐渐从配角走向主角，从被动的服务走向主动引领，在未来集成电路的发展中扮演越来越重要的作用。持续创新是推动封装技术进步的重要动力：首先要破除封装是被动服务的思想，站在集成的高度展望封装技术的未来；要走出封装的原有天地，强化与集成电路设计和制造的互动与融合；要以“产品为中心”，推动封装技术成为产品设计的重要组成部分；要通过方法和工具的创新，打造封装的核心竞争力。
